

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-095175

(43)Date of publication of application: 05.04.1990

(51)Int_CL

HO2M 7/48

(21)Application number: 63-244793

(71)Applicant : FUJI ELECTRIC CO LTD


29.09.1988 (22)Date of filing:

(72)Inventor: TAKIZAWA AKITAKE

(54) METHOD OF CONTROLLING SEMICONDUCTOR SWITCHING ELEMENT

(57)Abstract:

PURPOSE: To avoid the overlapping of snubber currents, and to inhibit even surge voltage applied to a semiconductor switching element by making the pulse width of an ON signal transmitted to the semiconductor element longer than the time required for damping currents made to flow through a snubber circuit. CONSTITUTION: A pulse generating circuit 21 and an OR element 22 are installed between a PWM generating circuit 11 and a photocoupler 12, trigger is applied to the pulse generating circuit 21 by the rise of an ON signal when the ON signal is output from the PWM generating circuit 11, and pulses having time width in which snubber currents can be damped sufficiently are generated. Consequently, even when pulses having short time width are output from the PWM generating circuit 11, all of pulses input to the photo-coupler 12 are changed into a signal having pulse width wider than a fixed value. Accordingly, the overlapping phenomenon of snubber currents is eliminated, and a maximum current value made to flow through a snubber circuit can be equalized to a maximum current value at the time of the single switching of one transistor.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出顧公開

平2-95175 ②公開特許公報(A)

@Int. Cl. 5

識別記号 宁内整理番号 @公開 平成2年(1990)4月5日

H D2 M 7/48

ĸ 8730-5H

50発明の名称 半漢体スイツチ素子の制御方法

間 昭63-244793

昭63(1988) 9 月29日

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

る制御方法に関する。

[提来の技術].

銀3回は自己消滅彩半導体スイッチ業子で機

(以下ではPWMと略記する) 制御が好適であ

第4回はトランジスタをパルス幅変調制御する

-499

数数率 2-95175(2)

第 5 図は乳 3 図に示すスナバコンデンサの電復 と電圧の変化を示したタイムチャートであって、 第 5 図(イ) はスナ 4 尾 電 成 の変化、第 5 図(イ) はスナ 7 尾 電 花 れがあらわしている。 この第 5 図において、で、で、なる時点でトランジ スタがターンオンしたとすると、その直接のは、こ

は最大負荷電域の 的 2 値であり、これに耐えられるように大容量のトランジスタとスナバ回路とを 選定することとなる。 それ故トランジスタインバータが大形・高価になる欠点を有する。

そこでこの発明の目的は、スナバ関路に彼れる 電技の最大値を抑制することで、トランジスクあ るいはスナバ目路の容量を低減できるようにする ことにある。

(課題を解決するための手段)

(作用)

この発明は、インバータの制御部に、業子に与 えるオン又はオフ信号のバルス幅がある設定時間 のスナバ電波と電圧とは振動しているので、さら に時間が終過して下。なる時期にスナバ電波の第 2 ピークがあらわれ、引続きこの電流は凝動しつ つ減渡することになる。

(発明が解決しようとする課題)

ここで、特定のトランジスタがターンオンしてから所定の時間経過後にターンオフする場合を考えると、この経過時間が第5回に示している第1ビークと第2ビークとの時間問題と同じになると、電波は第1ビーク優に第2ビーク優が重畳したスナバ電波となる。

第6回はスナバ電波が同期して東亞した場合を あらわしたタイムチャートであって、時間で、 T. およびて、は第5回と同一の時期を示してい る。その結果、スナバ電圧もこれに対応して高い 値となる。

そこで従来は、インパータに使用するトランジスタの定格選定や、スナパ同路の設計は、上記の現象を考慮してなされている。たとえば、このような重要現象が生じたとき、スナパ電波の最大値

(実施例)

第 1 図は本発明の実施例をあらわしたブロック 団である。

この第1 図に示す P W M 発生翻路 11 、 本トカプラ 12 、 ベース駆動回路 13 およびトランジスタ 5 U は、 第4 図 の 従来例回路 21 と 倫理和本発明においては、バルス発生回路 21 と 倫理和素子 22 とが、 図示のように P W M 発生網路 11

とホトカプラ 12 との間に設けられている。
いま、PW M 発生眼睛 11 からオン信号が出力
されると、その立上りでパルス 発生回路 21 に ト
フがをかけて、これからパルスを発生させる。
の似に、トランジスタが単独でスイッチングしたと
も、スナベ電波が十分に頻繁であるしなる時間に
している。それ数PW M 発生回路 11 からしよカブ
知知かい時間相のパルスが出力されてし、なるパルス
知知かい時間相のパルスが出力されてし、なるパルス
知知の信号となり、またアW M 発生組 路 11 の出力
はの信号となり、またアW M 発生組 路 11 の出力
パルスの組がしよりも長い場合は、その出か
号がホトカプラ 12 に入力する。 論理和業子 22

第2回は第1回に示す実施研図路の動作をあら わしたタイムチャートであって、第2回(イ)はP WM 発生回路 11 が出力するパルスは号、第2回 (ロ)はパルス発生回路 21 が出力するパルスは号 を、それぞれがあらわしている。

上述の説明は、トランジスタをターンオンさせ


2 … 直接電源、3 … トランジスタインパータ、 4 … 負荷、5 U ~ 5 Z … 半悪体スイッチ業子としてのトランジスタ、6 U ~ 6 Z … 選接ダイオード7 … スナバコンデンサ、11 … PWM発生製路、12 … ホトカブラ、13 … ペース駆動側路、21 … パルス発生製路、22 … 倫理和業子。

KALARE IL D A CH


るためのパルスの軽が短い場合であるが、ターン オフのパルス観が短い場合にも本発明が適用でき るのは勿論である。

(発明の効果)

4. 図面の簡単な説明



第 1 図



客 2 図

